SEKVENČNÉ LOGICKÉ OBVODY


    Sú to logické obvody, ktorých výstupná hodnota záleží od kombinácie vstupných hodnôt a od vnútorných stavov.
Sekvenčné obvody delíme na :

                            - preklápacie obvody
                            - počítadlá
                            - registre

Bloková schéma sekvenčného logického obvodu

Preklápacie obvody

HORE

    Je to taký obvod, ktorého výstup sa bude preklápať vtedy, keď príde impulz na vstup. Preklápacie obvody delíme:

Podľa stavov:

    - astabilné - ani jeden stabilný stav
    - monostabilné - jeden stabilný stav
    - bistabilné - dva stabilné stavy

Podľa synchronizácie:

    - asynchrónne - Preklápacie obvody, ktoré sa preklopia po príchode vstupných signálov a 
                               na základe vnútorného stavu. Nepotrebujú žiadny ďalší signál.
    - synchrónne - Preklopia sa až po príchode synchronizačného signálu (ten povolí reakciu obvodu 
                             na vstupné signály)

Podľa druhu synchronizácie

    - hladinová synchronizácia - obvod reaguje na danú úroveň vstupného signálu (logická 1 alebo 0)
    - derivačná synchronizácia - reaguje len na nábežnú alebo dobežnú dráhu signálu.

Podľa funkcie:

    RS, T, D, JK, R, S, E, R, S 

Astabilný preklápací obvod

HORE

- nemá ani jeden stabilný stav
- neustále sa preklápa (multivibrátor)
- využíva sa ako zdroj periodického obdĺžnikového signálu (pre signalizáciu, hodiny...)


Monostabilný preklápací obvod

HORE

- má jeden stabilný stav
- po príchode impulzu na vstup sa preklopí do nestabilného stavu a po uplynutí impulzu späť 
  do ustáleného stavu
- využíva sa na tvarovanie signálu pri spínaní (ak potrebujeme výstupný signál určitej dĺžky)

Bistabilný preklápací obvod

HORE

- má dva stabilné stavy
- podľa impulzu sa preklopí do jedného alebo druhého stavu (zostáva v ňom do príchodu ďalšieho impulzu)
- využitie pri počítadlách a registroch


RS preklápací obvod

HORE

    RS preklápací obvod má vstupy R a S. Tie sú aktívne v logickej 1. Keď je aktívny vstup R (log 1), výstup sa nuluje (log 0). Ak je aktívny vstup S (log 1), výstup je nastavený (log 1). Stav, keď sú obidva vstupy aktívne, je zakázaný (na výstupe je neurčitý stav). Ak nie je aktívny ani jeden vstup (log 0), na výstupe sa objaví predchádzajúci stav.

 

Pravdivostná tabuľka

iRSQQ+Q+Q -> Q+

0

0

0

0

0

1

u0

1

0

0

1

1

0

u1

2

0

1

0

1

0

e

3

0

1

1

1

0

u1

4

1

0

0

0

1

u0

5

1

0

1

0

1

d

6

1

1

0

-

-

-

7

1

1

1

-

-

-

 

Tabuľka prechodov

Q -> Q+RS
u0-0
d0 1
e10
u10-

Po zostrojení a minimalizácií Karnaughových máp pre Q+ a Q+ sme dostali nasledovné vzorce:

     



R
S preklápací obvod

HORE

    R S preklápací obvod má vstupy R a S. Tie sú aktívne v logickej 0. Keď je aktívny vstup R (log 0), výstup sa nuluje (log 0). Ak je aktívny vstup S (log 0), výstup je nastavený (log 1). Stav, keď sú obidva vstupy aktívne, je zakázaný (na výstupe je neurčitý stav). Ak nie je aktívny ani jeden vstup (log 1), na výstupe sa objaví predchádzajúci stav. Logická schéma obvodu sa nachádza na poslednej strane protokolu.

 

Pravdivostná tabuľka

iRSQQ+Q+Q -> Q+

0

0

0

0

-

-

u0

1

0

0

1

-

-

u1

2

0

1

0

0

1

e

3

0

1

1

0

1

u1

4

1

0

0

1

0

u0

5

1

0

1

1

0

d

6

1

1

0

0

1

u0

7

1

1

1

1

0

u1

 

Tabuľka prechodov

Q -> Q+RS
u0

-

1
d1 0
e01
u11

-

Po zostrojení a minimalizácií Karnaughových máp pre Q+ a Q+ sme dostali nasledovné vzorce:

     


JK preklápací obvod

  HORE


    JK preklápací obvod má vstupy J a K. Tie sú aktívne v logickej 1. Keď je aktívny vstup J, výstup je nastavený do log 1. Ak je aktívny vstup K, výstup sa nuluje. Keď sú obidva vstupy aktívne, na výstupe sa objaví opačný stav ako bol predchádzajúci.. Ak nie je aktívny ani jeden vstup na výstupe sa objaví predchádzajúci stav. 
    Na pomoc pri  návrhu tohto obvodu si vyjadríme hodnoty obvodu R S pre jednotlivé prechody v stavových riadkoch. Po vyjadrení vzorcov pre R a S uvidíme, že pre návrh obvodu JK stačí upraviť obvod R S pridaním obvodov NAND.

 

Pravdivostná tabuľka

iJKQQ+Q -> Q+RS

0

0

0

0

0

u0

-

1

1

0

0

1

1

u1

1-

2

0

1

0

0

u0

- 1

3

0

1

1

0

d

0 1

4

1

0

0

1

e

10

5

1

0

1

1

u1

1 -

6

1

1

0

1

e

10
7

1

1

1

0

d

01

 

Tabuľka prechodov

Q -> Q+JK
u00-
d1 -
e-1
u1-0

Po zostrojení a minimalizácií Karnaughových máp pre Q+, R a S sme dostali nasledovné vzorce:



D preklápací obvod


HORE


    D (Delay - oneskorenie) preklápací obvod má vstupy D a C- synchronizačný vstup reagujúci na zostupnú hranu signálu. Využíva sa ako jednobitový register. Na výstupe sa s oneskorením objaví to, čo je na vstupe. Výstup sa preklopí len vtedy, keď obvod dostane synchronizačný signál (log 1 na vstup C). Čo je na vstupe, sa objaví s oneskorením na vstupe.

 

Pravdivostná tabuľka

iDQQ+Q -> Q+

0

0

0

0

u0

1

0

1

0

e

2

1

0

1

d

3

1

1

1

u1

 

Po zostrojení a minimalizácií Karnaughovej mapy pre Q+ sme dostali nasledovný vzorec:

   

T preklápací obvod
  HORE


  T (Trigger - spúšť) preklápací obvod má vstupy T a C (synchronizačný vstup). Ak na vstup T privedieme signál, preklopí sa do opačného stavu avšak len vtedy, ak je signál aj na synchronizačnom vstupe C. Tento obvod má zmysel len s hladinovou synchronizáciou.

 

Pravdivostná tabuľka

iTQQ+

0

0

0

0

1

0

1

1

2

1

0

1

3

1

1

0

 

Tabuľka prechodov

Q -> Q+RS
u0-0
d0 1
e10
u10-

Po zostrojení a minimalizácií Karnaughovej mapy pre Q+ sme dostali nasledovný vzorec:

   

T preklápacie obvody sa nevyrábajú. Skladajú sa z D alebo JK klopných obvodov.

T z D

T z JK

   

Preklápacie obvody R,S,E
  HORE


    R preklápací obvod má vstupy RR a SR. Pracuje ako RS preklápací obvod s tým rozdielom, že vstupy sú aktívne v log 1 a pri obidvoch aktívnych vstupoch (pre RS je to zakázaný stav), sa výstup nuluje. Obvod R navrhneme pomocou obvodu R S, preto vyjadríme hodnoty R a S pre prechody v jednotlivých v stavových riadkoch. Postup návrhu:

1, Napíšeme pravdivostnú úplnú tabuľku pre obvod, ktorý ideme navrhovať.
2, Zapíšeme pre každý riadok pravdivostnej tabuľky typ prechodu
3, Napíšeme si tabuľku prechodov pre obvod, z ktorého ideme navrhovať 
    S(máme u v prebratom učive).
4, Zapíšeme hodnoty vstupov obvodu, z ktorej navrhujeme pre každý prechod do úplnej 
    pravdivostnej tabuľky.
5, Spravíme Karnaughove mapy, minimalizujeme ich, upravujeme -> schéma.

 

Pravdivostná tabuľka

iRRSRQQ+Q -> Q+RS

0

0

0

0

0

u0

-

1

1

0

0

1

1

u1

1

-

2

0

1

0

1

e

1 0

3

0

1

1

1

u1

1

-

4

1

0

0

0

u0

-1

5

1

0

1

0

d

0 1

6

1

1

0

0

u0

-1
7

1

1

1

0

d

0

1

 

Po zostrojení a minimalizácií Karnaughových máp pre R S dostali nasledovné vzorce:

     

    S preklápací obvod má vstupy RS a SS. Pracuje ako RS preklápací obvod s tým rozdielom, že vstupy sú aktívne v log 1 a pri obidvoch aktívnych vstupoch (pre RS je to zakázaný stav) sa nastaví výstup do log 1. 

 

Pravdivostná tabuľka

iRSSSQQ+Q -> Q+RS

0

0

0

0

0

u0

-

1

1

0

0

1

1

u1

1

-

2

0

1

0

1

e

1 0

3

0

1

1

1

u1

1

-

4

1

0

0

0

u0

-1

5

1

0

1

0

d

0 1

6

1

1

0

1

e

10
7

1

1

1

1

u1

1

-

 

    Tento obvod môžeme zostrojiť podobne ako obvod R.

     

    E preklápací obvod má vstupy RE a SE. Pracuje ako RS preklápací obvod s tým rozdielom, že vstupy sú aktívne v log 1 a pri obidvoch aktívnych vstupoch (pre RS je to zakázaný stav), sa na výstupe objaví predchádzajúci stav. 

 

Pravdivostná tabuľka

iRSQQ+Q -> Q+RS

0

0

0

0

0

u0

-

1

1

0

0

1

1

u1

1

-

2

0

1

0

1

e

1 0

3

0

1

1

1

u1

1

-

4

1

0

0

0

u0

-1

5

1

0

1

0

d

0 1

6

1

1

0

0

u0

-1
7

1

1

1

1

u1

1

-

 

   Tento obvod môžeme zostrojiť podobne ako obvod R.

     

Synchronizácia obvodov 

HORE



    Obvody, ktoré pracujú so synchronizáciou sa preklopia len vtedy, ak je na ich synchronizačnom vstupe signál. Poznáme:

    Hladinová synchronizácia:

Synchronizačný vstup C reaguje na určitú (už dosiahnutú) hladinu signálu, nie na hranu signálu.

    Derivačná synchronizácia:

    Obvod reaguje na vzostupnú, alebo zostupnú hranu signálu. Obvody môžu pracovať ako MASTER (pán) SLAVE (otrok), to znamená, že pri vzostupnej hrane signálu načítajú informáciu a pri zostupnej sa objaví na výstupe.


Počítadlá
  HORE


    Počítadlo je sekvenčný logický obvod, ktorý impulzy privedené na vstup spočíta, tento údaj zachová vo vnútornom stave obvodu, a potom ho zobrazí na výstupe v určitom kóde. Skladajú sa z preklápacích obvodov.
 
    Rozdelenie podľa kódu: 

        binárne
        BCD (binary coded decimal)
        iné


    Podľa smeru počítania: 

       
jednosmerné
(vie počítať impulzy len v jednom smere - vpred alebo vzad) 
        obojsmerné (reverzné - vie počítať v oboch smeroch)

    Podľa synchronizácie: 

        synchrónne (sú drahšie a pomalšie)- všetky stupne počítadla sú riadené spoločným hodinovým impulzom

        asynchrónne - hodinový signál je privedený na prvý stupeň a na vstup ďalšieho stupňa privádzame výstup predchádzajúceho. Nevýhodou je oneskorenie, ktoré tu vzniká následným preklápaním všetkých obvodov (čím viac obvodov tu je zapojených, tým väčšie oneskorenie vzniká) a vznik prechodných stavov, ktoré sa môžu objaviť v istom okamihu na výstupe.

    Podľa cyklu: 

       
s úplným cyklom (počítajú do 2n, pričom n je počet buniek počítadla)

            Príklad:
            Modulo 8 (8- počítadlo -) - 3- bitové úplné počítadlo 2n = 0, 1, 2, 3, 4, 5, 6, 7, 0, 1... 

        s neúplným cyklom (nedopočíta po 2n, vynuluje sa skôr napr. hodiny)

            Príklad:
            Modulo 12 (12 - počítadlo) - 4- bitové neúplné, so skráteným cyklom 0, 1, 2...10, 11, 0, 1...


Synchrónne počítadlá

Príklady HORE


    Sú to počítadlá, ktoré majú na každý synchronizačný vstup privedený spoločný synchronizačný signál (teda tento signál sa dostane na každý synchronizačný vstup súčasne). Tiež je pre každý vstup privedený prenos P. Daný stupeň sa preklopí vtedy, ak prenos má hodnotu logickej jednotky. 

Pre návrh počítadiel je potrebné uvažovať s n- tým stupňom počítadla

n- tý stupeň počítadla

Všeob. log. značka
 

Pravdivostná tabuľka

iPnQnQ+

0

0

0

0

1

0

1

1

2

1

0

1

3

1

1

0

 

Po zostrojení a minimalizácií Karnaughovej mápz\y pre Q+n dostali nasledovný vzorec:


   

Postup návrhu:

    1, P0 =1 P1=Q0
    2, Pn = Q0 . Q1 . Q2 ... Qn-1
    3, Q+n = Pn . Qn+PnQn
    4, Porovnáme vzorec počítadla a preklápajúceho obvodu

Príklad:

    Úloha: Navrhnite a zapojte 5 bitové synchrónne počítadlo pomocou obvodov JK.


   

Paralelný prenos (rýchlejší )Sériový prenos (pomalší)
 1, J0 = K0 = P0 = 1 
2, J1 =K1 = P1 = Q0 
3, J2 =K2 = P2 = Q0 . Q1 
4, J3 =K3 = P3 = Q0 . Q1 . Q2 
5, J4 =K4 = P4 = Q0 . Q1 . Q2 . Q3
J0 = K0 = 1
J1 = K1 = Q0
J2 = K2 = P1 . Q1
J3 = K3 = P2 . Q2
J4 = K4 = P3 . Q3

S paralelným prenosom


So sériovým prenosom



Synchrónne počítadlá s neúplným cyklom

Príklady HORE

    Je to počítadlo, ktoré pri n-bitovom počítadle nedopočíta do 2n

Návrh synchrónneho počítadla s neúplným cyklom:

1, Stanovíme cyklus počítadla
2, Zvolíme si najbližšie vyššie úplné počítadlo
3, Spravíme pravdivostnú tabuľku obvodu
4, Napíšeme prechody pre jednotlivé bity
5, Doplníme hodnoty pre zvolený preklápací obvod
6, Zostrojíme Karnaughove mapy, vzorce a schému

Príklad:

    Úloha: Navrhnite 6 - kové synchrónne počítadlo z JK

          1, Cyklus: 0, 1, 2, 3, 4, 5, 0, 1, 2...
          2, 23 = 8 - 3 - bitové počítadlo
 

iQ2Q1Q0Q2+Q1+Q0+ čo nasleduje?Q2->Q2+Q1->Q1+Q0 ->Q0+ J2K2J1K1J0K0 
000000 10->1u0u0e0- 0-1-=> K0 =1
1001010 1->2u0ed0- 1--1=> J0 =1
20 100112->3u0u1 e0--01- 
3011100 3->4edd1--1 -1 
4100 1014->5u1u0e -00-1- 
5101000 5->0du0d-10--1 
6110--- 6->x------- -- 
7111 ---7->x----- ---- 

    Hodnoty pre zvolený preklápací obvod (JK) máme v už prebratom učive. Karnaugove mapy môžeme zostrojiť podľa zásad, ktoré sme už prebrali. Po ich minimalizácii dostaneme nasledujúce vzorce.

K1 = Q0        J1 = Q0 . Q2        K2 = Q0        J2 = Q0 . Q1

Integrované počítadlá
  HORE


    Sú to asynchrónne počítadlá - preklápacie obvody, ktoré sa preklopia po príchode vstupných signálov a na základe vnútorného stavu. Nepotrebujú žiadny ďalší signál. Integrované počítadlá sa skladajú z viacerých n- bitových počítadiel. 

    Rozdelenie: 

        binárne
        dekadické  


Binárne počítadlo

HORE

    Asynchrónne binárne počítadlo (počítadlo 7493) sa skladá sa z dvoch počítadiel. Z 1- bitového (dvojkové) a z 3-bitového (osmičkové). 


        A - vstup jednobitového počítadla
        B - výstup trojbitového počítadla
        R01,R02 - nulovacie vstupy (ak sú obidva vstupy v logickej jednotke, počítadlo sa vynuluje)
        QA - výstup jednobitového počítadla
        QB, QC, QD - výstupy trojbitového počítadla


Dve základné zapojenia

                        16 - kové počítadlo 24                                             8 - kové počítadlo 23

       

Dekadické počítadlo
  HORE

 

    Asynchrónne dekadické počítadlo (počítadlo 7490) sa skladá sa z dvoch počítadiel. Z dvojkového a päťkového. 


        A - vstup jednobitového počítadla
        B - výstup päťkového počítadla
        R01,R02 - nulovacie vstupy (ak sú obidva vstupy v logickej jednotke, počítadlo sa vynuluje)
        R91,R92 - nastavovacie vstupy (ak sú obidva vstupy v logickej jednotke, počítadlo sa nastaví do 9 = 1001)
        QA - výstup jednobitového počítadla
        QB, QC, QD - výstupy päťkového počítadla

Asynchrónne nulovanie
  HORE


    Pri návrhu asynchrónneho počítadla sa využíva asynchrónne nulovanie. Ide o nastavenie nulovacích vstupov do jednotky v pravom okamihu tak, aby sa nám v zvolenom cykle počítadlo správne vynulovalo. 

Návrh asynchrónnych počítadiel

Príklady HORE


Navrhneme napríklad 4-kové počítadlo

1, Stanovíme si cyklus - 0, 1, 2, 3, 0, 1..

2, Zvolíme si najbližšie väčšie počítadlo - pre nás je vhodné osmičkové (použijeme počítadlo 7493)

3, Na vstup vybraného počítadla pripojíme hodinový signál (Clk). Ak použijeme viacej počítadiel, hodinový signál privedieme na vstup prvého a na vstupy ďalších počítadiel vždy pripájame posledný výstup z predchádzaúceho počítadla - Keďže používame osmičkové počítadlo, Clk zapojíme na vstup B.

4, Uvedomíme si, ktoré číslo v cykle je nahradené nulou (kedy začína počítadlo rátať od začiatku). - u nás je to číslo 4.

5, Keďže sa pri tomto čísle má počítadlo nulovať, pripojíme všetky výstupy nastavené do jednotky na resetovacie vstupy, aby tieto vstupy boli naraz nastavené do jednotky. (Dobré je si prvé nezobrazené číslo rozpísať po bitoch k jednotlivým výstupom a na základe toho pripojiť všetky výstupy s logickou jednotkou na resetovacie vstupy). Ak sú v logickej jednotke viac ako dva výstupy, resetovací vstup pripojíme najskôr na výstup logického člena AND (ten vyberieme tak, aby mal potrebný počet vstupov). Do tohto člena potom pripájame zvyšné výstupy s logickou jednotkou. Ak navrhujeme počítadlo s cyklom, ktorý vieme dosiahnuť kombináciou používaných počítadiel (čiže nie je potrebné aby sme obvody resetovali pred ukončením ich cyklu, resetovacie vstupy pripojíme na zem). Ak prepájame viacej počítadiel, je potrebné dbať ne to, aby boli všetky resetovacie vstupy nastavené do jednotky súčasne. - V našom prípade je prvé nezobrazené číslo 4 = 100 => na resetovacie vstupy pripojíme výstup QD.

    Rovnaké zásady zapájanie platia aj pri dekadických počítadlách (teda i pre nastavovacie vstupy)


Registre
  HORE



    Register je sekvenčný obvod, ktorý slúži na uchovanie informácie.

    Pamäťové - uchovajú si informáciu, ktorá príde na vstup až do prepísania

    4- bitový pamäťový register

    Posuvné - posúvajú informáciu, ktorá príde na vstup. Používajú sa na prevod sériového kódu na paralelné 
                        násobenie a delenie...

    4-bitový posuvný register

    Iné - robia ďalšie činnosti s údajmi napr.: 

        Aproximačné - porovnávajú informácie a potom ich zobrazia

        Kruhové registre - informáciu posielajú do kruhu (z posledného výstupu na prvý vstup)





                                TEST